DIALOG(R) File 351: Derwent WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

Image available 010325374 WPI Acc No: 1995-226648/199530 Related WPI Acc No: 1999-496068

XRPX Acc No: N95-177591

Film type electron emitters and image forming apparatus - has electroconducting film between opposing electrodes on substrate with film having high resistance emitter region

Patent Assignee: CANON KK (CANO)

Inventor: BANNO Y; MITOME M; NOMURA I; OHNISHI T; ONO T; SUZUKI H; YAMANOBE

Number of Countries: 021 Number of Patents: 014

Cox and EP sens Patent Family: Kind Date Applicat No Kind Date Week Al 19950628 EP 94109787 Α 19940623 199530 AU 9465922 Α 19950706 AU 9465922 Α 19940623 199534 CA 2126509 Α 19950628 CA 2126509 Α 19940622 199539 JP 7192614 Α 19950728 JP 93331103 Α 19931227 199539 JP 94141670 19940623 JP 7235255 Α 19950905 Α 199544 JP 8007749 Α 19960112 JP 94137317 Α 19940620 199611 19950927 CN 94109010 Α 19940624 199734 CN 1109206 Α 19980521 AU 9465922 Α 19940623 199832 AU 9856283 Α AU 9856283 Α 19980224 KR 9414559 KR 154358 19981015 Α 19940624 200027 В1 200037 CA 2299957 Α1 19950628 CA 2126509 Α 19940622 19940622 CA 2299957 Α 20000523 200039 CA 2126509 С CA 2126509 Α 19940622 AU 724811 В 20000928 AU 9465922 Α 19940623 200053 AU 9856283 Α 19980224 AU 200048851 20001102 AU 9856283 Α 19980224 200062 AU 200048851 Α 20000727 20001102 AU 9856283 Α 19980224 200062 AU 200048850 Α AU 200048850 Α 20000727

> Priority Applications (No Type Date): JP 94137317 A 19940620; JP 93331103 A 19931227; JP 93335925 A 19931228; AU 200048850 A 20000727; AU 200048851 A 20000727

Cited Patents: 1.Jnl.Ref; EP 536731; JP 1309242

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

A1 E 449 H01J-001/30 EP 660357

Designated States (Regional): AT BE CH DE DK ES FR GB GR IE IT LI LU NL

AU 9465922 H01J-031/10 H01J-001/02 CA 2126509 Α JP 7192614 Α 14 H01J-009/02 JP 7235255 Α 24 H01J-001/30 JP 8007749 23 H01J-009/02 Α H01J-029/04 CN 1109206 Α Div ex application AU 9465922 AU 9856283 H01J-031/10 Α H01J-009/02 KR 154358 В1 H01J-001/308 Div ex application CA 2126509 CA 2299957 A1 E H01J-001/02 CA 2126509 С Ε Div ex application AU 9465922 AU 724811 В H01J-031/10 Previous Publ. patent AU 9856283 H01J-029/00 Div ex application AU 9856283 AU 200048851 Div ex patent AU 724811 H01J-029/00 Div ex application AU 9856283 AU 200048850 Div ex patent AU 724811

Abstract (Basic): EP 660357 A

The electron emitter has a pair of oppositely placed electrodes (5,6), with an electroconducting film (4) between. The film includes a high resistance region (3), principally containing a carbon deposit, acting as the electron emitting region. This may also be on the

adjacent film. The device may be either a flat type surface conducting emitter, on a substrate (1), or a step type.

The carbon deposit may be close to the higher potential electrode and the electroconducting film formed of fine particles of metal, or metal oxide. The electrodes may be partly carbon deposit coated, of graphite, amorphous carbon or a mixture. The device may comprise a number of emitters in rows, with wiring at each end and the emitted electron beams modulated.

USE/ADVANTAGE - Flat panel displays, e.g. flat television. Stable electron emission, low energy consumption, easy control.

Dwg.1A/27

Title Terms: FILM; TYPE; ELECTRON; EMITTER; IMAGE; FORMING; APPARATUS; ELECTROCONDUCTING; FILM; OPPOSED; ELECTRODE; SUBSTRATE; FILM; HIGH; RESISTANCE; EMITTER; REGION

Derwent Class: T04; V05

International Patent Class (Main): H01J-001/02; H01J-001/30; H01J-001/308; H01J-009/02; H01J-029/00; H01J-029/04; H01J-031/10

International Patent Class (Additional): H01J-029/24; H01J-029/46; H01J-031/00; H01J-031/12; H01J-031/15

File Segment: EPI

Manual Codes (EPI/S-X): T04-H03B; V05-D01C5; V05-D05C5A; V05-L01A3A; V05-L03C7

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-235255

(43)公開日 平成7年(1995)9月5日


(51) Int.Cl.*	識別記号	庁内整理番号	FΙ	技術表示箇所
H01J 1/30	Α			
9/02	В			
31/12	В			
31/15	С			
			審査請求	未請求 請求項の数30 OL (全 24 頁)
(21)出願番号	特膜平6-141670		(71)出願人	000001007
				キヤノン株式会社
(22)出顧日	平成6年(1994)6月23日			東京都大田区下丸子3丁目30番2号
•			(72)発明者	山野辺 正人
(31)優先権主張番号	特膜平5-335925			東京都大田区下丸子3丁目30番2号キヤノ
(32) 優先日	平 5 (1993)12月28日			ン株式会社内
(33)優先權主張国	日本(JP)		(72)発明者	野村 一郎
				東京都大田区下丸子3丁目30番2号キヤノ
				ン株式会社内
			(72)発明者	維 英俊
				東京都大田区下丸子3丁目30番2号キヤノ
				ン株式会社内
			(74)代理人	弁理士 丸島 催一
				最終頁に続く


(54) 【発明の名称】 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置

(57)【要約】 (修正有)

【目的】 効率の高い表面伝導形電子放出素子の新規な 構成とその製造方法、及び、該索子を用いた電子源と画 像形成方法を提供する。

【構成】 対向する電極5,6間に、高抵抗部を含む導 電性膜4を有する電子放出素子において、該高抵抗部 に、炭素を主成分とする堆積物61を有することを特徴 とする電子放出素子と、その製造方法、及び該素子を用 いた電子源及び画像形成装置。





【特許請求の範囲】

【請求項1】 対向する電極間に、高抵抗部を含む導電 性膜を有する電子放出素子において、該高抵抗部に、炭 素を主成分とする堆積物を有することを特徴とする電子 放出素子。

1

【請求項2】 前記炭素を主成分とする堆積物は、更 に、該高抵抗部の近傍に存在する請求項1に記載の電子 放出素子。

【請求項3】 前記炭素を主成分とする堆積物は、前記 高抵抗部の一部から前記導電性膜上に存在する請求項2 10 に記載の電子放出素子。

【請求項4】 前記炭素を主成分とする堆積物は、前記 高抵抗部の一部から前記電極のうちの一方の電極側の導 雷性膜上に偏在する請求項3に記載の電子放出素子。

【請求項5】 前記炭素を主成分とする堆積物は、前記 高抵抗部の一部から前記電極のうちの高電位電極側の導 電性膜上に偏在する請求項4に記載の電子放出素子。

【請求項6】 前記導電性膜は、導電性微粒子よりなる 請求項1に記載の電子放出素子。

酸化物である請求項6に記載の電子放出素子。

【請求項8】 前記導電性微粒子は、少なくともその一 部が前記堆積物により被覆されている請求項6に記載の 電子放出素子。

【請求項9】 前記高抵抗部は、導電性微粒子を有する 請求項1に記載の電子放出素子。

【請求項10】 前記導電性微粒子は、少なくともその 一部が前記堆積物により被覆されている請求項9に記載 の電子放出素子。

【請求項11】 前記炭素を主成分とする堆積物は、前 30 記電板の少なくとも一部を被覆する請求項1に記載の電 子放出素子。

【請求項12】 前記炭素を主成分とする堆積物は、グ ラファイト、アモルファスカーボンあるいはそれらの混 合物である請求項1に記載の電子放出素子。

【請求項13】 前記電極間に印加される電圧に対して 電子放出電流は、単調増加特性を有する請求項1に記載 の電子放出素子。

【請求項14】 電子放出素子を有し、入力信号に応じ て電子を放出する電子源において、前記電子放出素子が 40 項22に記載の電子放出素子の製造方法。 請求項1~13のいずれかに記載の電子放出案子である ことを特徴とする電子源。

【請求項15】 前記電子放出素子を複数有し、該複数 の電子放出素子の各々の両端を配線にて接続した電子放 出素子の行を複数行と、該電子放出素子より放出される 電子線の変調を行う変調手段とを有する請求項14に記 載の電子源。

【請求項16】 前記電子放出素子を複数有し、該複数 の電子放出素子が互いに電気的に絶縁されたm本のX方

4に記載の電子源。

【請求項17】 電子源と画像形成部材とを有し、入力 信号に応じて画像形成する画像形成装置において、前記 電子源が電子放出素子を有し、該電子放出素子が請求項 1~13のいずれかに記載の電子放出素子であることを 特徴とする画像形成装置。

【請求項18】 前記電子源が、前記電子放出素子を複 数有し、該複数の電子放出素子の各々の両端を配線にて 接続した電子放出素子の行を複数行と、該電子放出素子 より放出される電子線の変調を行う変調手段とを有する 電子源である請求項17に記載の画像形成装置。

【請求項19】 前記電子源が、前記電子放出素子を複 数有し、該複数の電子放出素子が互いに電気的に絶縁さ れたm本のX方向配線とn方向配線とに接続し並設され ている電子源である請求項17に記載の画像形成装置。

【請求項20】 前記電子源の放出電流及び素子電流 が、素子印加電圧に対して、単調増加特性を有する請求 項17に記載の画像形成装置。

【請求項21】 画像形成装置内が、前記炭素を主成分 【請求項7】 前記導電性微粒子は、金属あるいは金属 20 とする堆積物の新たな堆積を防止する真空度に維持され ている請求項17に記載の画像形成装置。

> 【請求項22】 対向する電極間に、電子放出部を含む 導電性膜を有する電子放出素子の製造方法において、素 子の活性化工程を有することを特徴とする電子放出素子 の製造方法。

> 【請求項23】 前記活性化工程は、前記素子に炭素を 主成分とする堆積物を堆積させる工程である請求項22 に記載の電子放出素子の製造方法。

> 【請求項24】 前記活性化工程は、真空中にて、電極 間に設けられた導電性膜に電圧を印加する工程を有する 請求項23に記載の電子放出素子の製造方法。

> 【請求項25】 前記電圧は、パルス状で印加される請 求項24に記載の電子放出素子の製造方法。

> 【請求項26】 前記電圧は、電圧制御型負性抵抗特性 領域以上の電圧である請求項25に記載の電子放出素子 の製造方法。

> 【請求項27】 前記電圧は、電子放出素子の駆動電圧 である請求項26に記載の電子放出素子の製造方法。

【請求項28】 更に、フォーミング工程を有する請求

【請求項29】 前記フォーミング工程は、電極間に設 けられた導電性膜に、高抵抗部を形成する工程である請 求項28に記載の電子放出素子の製造方法。

【請求項30】 前記活性化工程は、前記フォーミング 工程の後に行われる請求項22に記載の電子放出素子の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子源およびその応用 南副組 La 古南副鎮 L I 接線1 光調されて IN ス語 で頂 1 「M で 本 A 表示 装置 等の 面像形成装置 にかかわり、特に、新

2

. . . .

ş

.....

規な構成の表面伝導型電子放出素子、それを用いた電子 源および、その応用である表示装置等の画像形成装置に 関する。

[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷 陰極電子源の2種類が知られている。冷陰極電子には電 子放出型(以下FE型と略す)、金属/絶縁層/金属型 (以下MIM型と略す)や表面伝導型電子放出素子等が ある。

【0003】FE型の例としてはW. P. Dyke& W. W. Dolan, "Fieldemissio n", Advance in Electron Ph ysics, 8, 89 (1956) あるいはC. A. S pindt, "PHYSICALProperties of thin-filmfield emissi on cathodes with molybden ium cones", J. Appl. Phys., 4 7, 5248 (1976) 等が知られている。

【0004】MIM型の例としてはC. A. Mead、 "The tunnel-emission ampl ifier, J. Appl. Phys., 32, 646 (1961) 等が知られている。

【0005】表面伝導型電子放出素子の例としては、 M. I. Elinson, RadioEng. Elec tron Pys.、10、(1965)等がある。

【0006】表面伝導型電子放出素子は基板上に形成さ れた小面積の薄膜に、膜面に並行に電流を流すことによ り、電子放出が生ずる現象を利用するものである。この 表面伝導型電子放出素子としては、前記エリンソン等に よるSnOź 薄膜を用いたもの、Au薄膜によるもの [G. Dittmer: "Thin Solid Fi lms", 9, 317 (1972)], In₂ 0₃ /SnO2 薄膜によるもの [M. Hartwell and C. G. Fonstad: "IEEE Trans. ED Conf. "、519(1975)]、カーボン 薄膜によるもの [荒木久他: 真空、第26巻、第1号、 22頁(1983)]等が報告されている。

【0007】これらの表面伝導型電子放出素子の典型的 な素子構成として前述のM. ハートウェルの素子構成を 図18に示す。同図において1は絶縁性基板である。2 40 は電子放出部形成用薄膜で、H型形状のパターンに、ス パッタで形成された金属酸化物薄膜等からなり、後述の フォーミングと呼ばれる通電処理により電子放出部3が 形成される。4は電子放出部を含む薄膜と呼ぶことにす る。尚、図中のL1は、O.5~1mm、Wは、O.1 mmで設定されている。

【0008】従来、これらの表面伝導型電子放出素子に おいては、電子放出を行う前に電子放出部形成用薄膜2 を予めフォーミングと呼ばれる通電処理によって電子放 出怒3を形成するのが一般的であった。即ち、フォーミ、の、記憶子源、面像形成装置等に出いられる表面伝道刑電子

ングとは前記電子放出部形成用薄膜2の両端に直流電圧 あるいは非常にゆっくりとした昇電圧例えば1V/分程 度を印加通過し、電子放出形成用薄膜を局所的に破壊、 変形もしくは変質せしめ、電気的に高抵抗な状態にした 電子放出部3を形成することである。尚、電子放出部3 は電子放出部形成用薄膜2の一部に亀裂が発生しその亀 裂付近から電子放出が行われる。以下フォーミングによ り形成した電子放出部を含む電子放出部形成用薄膜2を 電子放出部を含む薄膜4と呼ぶ。前記フォーミング処理 10 をした表面伝導型電子放出素子は、上述電子放出部を含 む薄膜4に電圧を印加し、素子に電流を流すことによ り、上述電子放出部3より電子を放出せしめるものであ

【0009】しかしながら、これら従来の表面伝導型電 子放出素子においては、実用化にあたっては、様々の問 題があったが、本出願人等は、後述する様な様々な改善 を鋭意検討し、実用化上の様々な問題点を解決してき

【0010】上述の表面伝導型電子放出素子は、構造が 単純で製造も容易であることから、大面積にわたり多数 素子を配列形成できる利点がある。そこで、この特徴を 生かせるようないろいろな応用が研究されている。例え ば、荷電ビーム源、表示装置等があげられる。

【0011】多数の表面伝導型電子放出素子を配列形成 した例としては、並列に表面伝導型電子放出素子を配列 し、個々の素子の両端を配線にてそれぞれ結線した行を 多数行配列した電子源があげられる。(例えば、特開昭 64-31332号公報,特開平1-283749号公 報、特開平1-257552号公報)また、特に表示装 置等の画像形成装置においては、近年、液晶を用いた平 板型表示装置が、CRTに替わって、普及してきたが、 自発光型でないため、バックライト等を持たなければな らない等の問題点があり、自発光型の表示装置の開発 が、望まれてきた。表面伝導型電子放出素子を多数配置 した電子源と電子源より放出された電子によって、可視 光を発光せしめる蛍光体とを組み合わせた表示装置であ る画像形成装置は、大画面の装置でも比較的容易に製造 でき、かつ表示品位の優れた自発光型表示装置である (例えば、USP5066883号)。

【0012】尚、従来、多数の表面伝導型電子放出素子 より構成された電子源より、電子放出をし、蛍光体の発 光をさせる索子の選択は、上述の多数の表面伝導型電子 放出素子を並列に配置し結線した配線(行方向配線と呼 ぶ)、行配線と直交する方向に(列方向と呼ぶ)、該電 子源と蛍光対間の空間に設置された制御電極(グリッド と呼ぶ)と列方向配線への適当な駆動信号によるもので ある (例えば、特開平1-283749号公報等)。

【発明が解決しようとしている課題】しかしながら、前

[0013]

放出素子の真空中の挙動は、殆ど判っておらず、安定で 制御された電子放出特性、及びその効率の向上が、望ま れてきた。

【0014】ここで効率とは、表面伝導型電子放出素子の一対の対向する素子電極に電圧を印加したとき、流れる電流(以下、素子電流Ifと呼ぶ)に対する真空中に放出される電流(以下、放出電流Ieと呼ぶ)との電流比をさす。

【0015】つまり、素子電流はできるだけ小さく、放出電流はできるだけ大きいことが望ましい。

【0016】安定で制御された電子放出特性と効率の向上がなされれば、例えば蛍光体を画像形成部材とする画像形成装置においては、低電流で明るい高品位な画像形成装置、例えば、フラットテレビが実現される。また、低電流化にともない、画像形成装置を構成する駆動回路等も安価になることも期待できる。本発明は、上記問題を鑑み、安定で制御され、素子電流はでき得るだけ小さく且つ放出電流はでき得るだけ大きい、効率の高い電子放出素子の新規な構成とその製造方法及びそれを用いた電子源及び画像形成装置を提供するものである。

【 課題を解決するための手段】上記課題を解決する、本発明の電子放出素子は、対向する電極間に、高抵抗部を含む導電性膜を有する電子放出素子において、該高抵抗部に、炭素を主成分とする堆積物を有することを特徴とする電子放出素子であり、好ましくは前記炭素を主成分とする堆積物は、前記高抵抗部の一部から前記導電性膜上に存在する電子放出素子であり、更に好ましくは、前記炭素を主成分とする堆積物は、前記高抵抗部の一部から前記電極のうちの高電位電極側の導電性膜上に偏在する電子放出素子である。

【0018】また上記電子放出素子の製造方法は、対向する電極間に、電子放出部を含む導電性膜を有する電子放出素子の製造方法において、素子の活性化工程を有することを特徴とする電子放出素子の製造方法であり、ここで言う前記活性化工程は、前記素子に炭素を主成分とする堆積物を堆積させる工程を有するものであり、好ましくは、以上の活性化工程は、真空中にて、電極間に設けられた導電性膜に電圧を印加する工程を有するものである。

【0019】また、このましくは、該電圧の印加はパルス状電圧の印加であり、特に好ましくは、電子放出素子の駆動電圧であることが良い。

【0020】更に本発明は、以上の電子放出素子を有し、入力信号に応じて電子を放出する電子源であり、好ましくは、上記の電子放出素子を、基体上に、複数個配置したことを特徴とした電子源であって、基体に、複数の電子放出素子を複数個並列に配置し、個々の素子の両端を配線に接続した電子放出素子の行を複数もち、更

に、互いに、電気的に、絶縁されたm本のX方向配線と n本のY方向配線とに、該電子放出素子の一対の素子電 極とを接続した電子放出素子を複数個配列した配置形態

を有する電子源である。

【0021】更に本発明は、画像形成装置であって、入 力信号にもとづいて、画像を形成する画像形成装置にお いて、少なくとも、画像形成部材と前記本発明の電子源 とを有するこを特徴とする画像形成装置である。

【0022】以下に、本発明の好ましい実施態様について述べる。

【0023】まず、本発明に係わる表面伝導型電子放出 素子の基本的な構成について説明する。

【0024】図1の(a)、(b)は、それぞれ、本発明にかかわる基本的な平面型の表面伝導型電子放出素子の構成を示す平面図及び断面図である。図1を用いて、本発明に係わる素子の基本的な構成を説明する。

【0025】図1において1は基板、5と6は素子電極、4は電子放出部を含む薄膜(導電性膜)、3は電子放出部である。

20 【0026】基板1としては、石英ガラス、Na等の不 純物含有量を減少したガラス、青板ガラス、青板ガラス にスパッタ法等により形成したSiO2を積層したガラ ス基板等及びアルミナ等のセラミックス等が挙げられ る。

【0027】対向する素子電極5、6の材料としては導電性を有するものであればどのようなものであっても構わないが、例えばNi、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属或は合金及びPd、Ag、Au、RuO2、Pd-Ag等の金属或は金属酸化物とガラス等から構成される印刷導体、In2O3-SnO2等の透明導電体及びポリシリコン等の半導体材料等が挙げられる。

【0028】素子電極間隔L1,素子電極長さW1,導電性膜4の形状等は、この素子の応用形態等によって適宜設計され、例えば、後述する表示装置で、テレビジョン等では、画面サイズに対応した画素サイズが設計され、とりわけ、高品位TVでは、画素サイズが小さく、高精細さが要求される。そのため、電子放出素子のサイズが、限定されたなかで、十分な輝度を得るためには、40十分な放出電流が得られるように設計される。

【0029】素子電極間隔し1は、数百オングストロームより数百マイクロメートルあり、素子電極の製法の基本となるフォトリソグラフィー技術、即ち、露光機の性能とエッチング方法等、及び、素子電極間に印加する電圧と電子放出し得る電界強度等により設定されるが、好ましくは、数マイクロメートルより数十マイクロメートルである。

【0030】素子電極の長さW1、及び、素子電極5、 6の膜厚dは、電極の抵抗値、前述したX、Y配線との 50 結線 多数配置された電子源の配置上の問題より適宜設

R

計され、通常は、素子電極の長さW1は、数マイクロメートルより数百マイクロメートルであり、素子電極5、6の膜厚dは、数百オングストロームより数マイクロメートルである。

【0031】基板1上に設けられた対向する素子電極5 と素子電極6間及び素子電極5、6上設置された電子放 出部を含む薄膜4は、電子放出部3を含むが、図1の (b) に示された場合だけでなく、素子電極5、6上に は、設置されない場合もある。即ち、絶縁性基板1上 に、電子放出部形成用薄膜2、対向する素子電極5、6 の順に積層構成した場合である。また、対向する素子電 極5と素子電極6間全てが、製法によっては、電子放出 部として機能する場合もある。この電子放出部を含む薄 膜4の膜厚は、好ましくは、数オングストロームより数 千オングストロームで特に、好ましくは10オングスト ロームより500オングストロームあり、素子電極5、 6へのステップカバレージ、電子放出部3と素子電極 5、6間の抵抗値及び電子放出部3の導電性微粒子の粒 径、後述する通電処理条件等によって、適宜設定され る。その抵抗値は、10の3乗より10の7乗オーム/ □のシート抵抗値を示す。

【0032】電子放出部を含む薄膜(導電性膜)4を構成する材料の具体例を挙げるならばPd、Ru、Ag、Au、Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金属、PdO、SnOz、Inz O3、PbO、Sbz O3等の酸化物、HfBz、ZrBz、LaB6、CeB6、YB4、GdB4等の硼化物、TiC、ZrC、HfC、TaC、SiC、WC等の炭化物、TiN、ZrN、HfN等の窒化物、Si、Ge等の半導体、カーボン、AgMg、NiCu、Pb、Sn等であり、微粒子からなる。

【0033】尚、ここで述べる微粒子膜とは、複数の微 ・粒子が集合した膜であり、その微細構造として、微粒子 が個々に分散配置した状態のみならず、微粒子が互いに 隣接、あるいは重なり合った状態(島状も含む)の膜を さす。

【0034】微粒子の粒径は、数オングストロームより 数千オングストローム、このましくは、10オングスト ロームより200オングストロームである。

【0035】電子放出部3は、導電性膜4の一部に形成された、例えば、亀裂等の高抵抗部であり、更には、好ましくは、数オングストロームより数百オングストローム、特に好ましくは、10オングストロームより500オングストロームの粒径の導電性微粒子多数個を有する場合もあり、電子放出部を含む薄膜(導電性膜)4の膜厚及び後述する通電処理条件等の製法に依存しており、適宜設定される。

【0036】又、前記導電性微粒子は、電子放出部を含む薄膜(導電性膜)4を構成する材料の元素の一部あるいけ会でと同様の物である

【0037】又、電子放出部3の一部、更には、電子放出部3の近傍の導電性膜4には、炭素あるいは炭素化合物が堆積されている。

【0038】次に本発明に係る別な構成の表面伝導型電子放出素子である垂直型表面導電型電子放出素子について説明する。

【0039】図12は基本的な垂直型表面伝導型電子放出素子の構成を示す模式的図面である。

【0040】図12において、図1と同一の符号のもの は、同一である。21は段さ形成部である。基板1、素 子電極5と6、電子放出部を含む薄膜4、電子放出部3 は、前述した平面型表面伝導型電子放出素子と同様の材 料で構成されたものであり、段さ形成部21は、真空蒸 着法、印刷法、スパッタ法等で形成されたSiO2等の 絶縁性材料で構成され、段さ形成部21の膜厚が、先に 述べた平面型表面伝導型電子放出素子の素子電極間隔し に対応し、数十ナノメートルより数十マイクロメートル であり、段さ形成部の製法、及び、素子電極間に印加す る電圧と電子放出し得る電界強度により設定されるが、 好ましくは、数十ナノメートルより数マイクロメートル である。電子放出部を含む薄膜4は、素子電極5、6と 段さ形成部21作成後に、形成するため、素子電極5、 6の上に積層される。なお、電子放出部3は、図12に おいて、段差形成部21に直線状に示されているが、作 成条件、通電フォーミング条件等に依存し、形状、位置 ともこれに限るものでない。

【0041】電子放出部3を有する電子放出素子の製造 方法としては様々な方法が考えられるが、その一例を図 2に示す。尚、図2中、2は電子放出部形成用薄膜(導 30 電性膜)で例えば微粒子膜が挙げられる。

【0042】以下、順をおって製造方法の説明を図1及 び図2に基づいて説明する。

- 1) 基板1を洗剤、純水および有機溶剤により十分に洗 浄後、真空蒸着法、スパッタ法等により素子電極材料を 堆積後、フォトリソグラフィー技術により該絶縁性基板 1の面上に素子電極5、6を形成する(図2の (a))。
- 2) 絶縁性基板1上に設けられた素子電極5と素子電極6との間に、素子電極5と6を形成した絶縁性基板上に40 有機金属溶液を塗布して放置することにより、有機金属溶膜を形成する。なお、有機金属溶液とは、前記Pd、Ru、Ag、Au、Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金属を主元素とする有機化合物の溶液である。この後、有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、電子放出部形成用薄膜2を形成する(図2の
 - (b))。尚、ここでは、有機金属溶液の塗布法により 説明したが、これに限る物でなく、真空蒸着法、スパッ 夕法、化学的気相堆積法、分散塗布法、ディッピング

い 注 スピンナー注塞によって形成される場合もある

3) つづいて、フォーミングと呼ばれる通電処理を素子 電極5、6間に電圧を不図示の電源によりパルス状ある いは、昇電圧による通電処理がおこなわれると、電子放 出部形成用薄膜(導電性膜)2の部位に構造の変化した 電子放出部3が形成される(図2の(c))。この通電 処理により電子放出部形成用薄膜(導電性膜)2を局所 的に破壊、変形もしくは変質せしめ、構造の変化した部 位(高抵抗部位)を電子放出部3と呼ぶ。

【0043】フォーミング処理以降の電気的処理は、図 3に示す測定評価装置内で行う。以下に測定評価装置を 説明する。

【0044】図3は、図1で示した構成を有する素子の 電子放出特性を測定するための測定評価装置の概略構成 図である。図3において、1は基体、5及び6は素子電 極、4は電子放出部を含む薄膜、3は電子放出部を示 す。また、31は素子に素子電圧VIを印加するための 電源、30は素子電極5、6間の電子放出部を含む薄膜 4を流れる素子電流 1 fを測定するための電流計、34 は素子の電子放出部より放出される放出電流leを捕捉 するためのアノード電極、33はアノード電極34に電 圧を印加するための高圧電源、32は素子の電子放出部 3より放出される放出電流 I e を測定するための電流計 である。

【0045】電子放出素子の上記素子電流If、放出電 流 I e の測定にあたっては、素子電極5、6に電源31 と電流計30とを接続し、該電子放出素子の上方に電源 33と電流計32とを接続したアノード電極34を配置 している。また、電子放出素子及びアノード電極34は 真空装置内に設置され、その真空装置には不図示の排気 ており、所望の真空下で素子の測定評価を行えるように なっている。尚、排気ポンプは、ターボポンプ、ロータ リーポンプからなる通常の高真空装置系あるいは、オイ ルを使用しない、磁気浮上ターボポンプ、ドライポンプ 等の高真空装置系と更に、イオンポンプからなる超高真 空装置系からなる。 また、真空装置全体、及び電子源 基板は、不図示のヒーターにより200℃まで加熱でき

【0046】なお、アノード電極の電圧は1kV~10 k V、アノード電極と電子放出素子との距離Hは2mm ~8mmの範囲で測定した。

【0047】フォーミング処理は、パルス波高値が定電 圧のパルスを印加する場合とパルス波高値を増加させな がら、電圧パルスを印加する場合とがある。まず、パル ス波高値が定電圧のパルスを印加の場合の電圧波形を図 4の(a)に示す。

【0048】図4の(a)中、T1及びT2は電圧波形 のパルス幅とパルス間隔であり、T1を1マイクロ秒~ 10ミリ秒、T2を10マイクロ秒~100ミリ秒と

適宜選択し、真空雰囲気下で印加する。

【0049】次に、パルス波高値を増加させながら、電 圧パルスを印加する場合の電圧波形を、図4の(b)に 示す。

【0050】図4の(b)中、T1及びT2は電圧波形 のパルス幅とパルス間隔であり、T1を1マイクロ秒~ 10ミリ秒、T2を10マイクロ秒~100ミリ秒と し、三角波の波高値(フォーミング時のピーク電圧) は、例えば0.1Vステップ程度づつ、増加させ、真空 雰囲気下で印加する。

【0051】尚、フォーミング処理の終了は、パルス間 隔T2中に、電子放出部形成用薄膜2を局所的に破壊、 変形しない程度の電圧例えば0.1V程度の電圧で、素 子電流を測定し、抵抗値を求め、例えば、1 Mオーム以 上の抵抗を示した時、フォーミングを終了とした。この 時の電圧を、フォーミング電圧Vformと呼ぶことに する。

【0052】以上説明した電子放出部を形成する際に、 素子の電極間に三角波パルスを印加してフォーミング処 理を行っているが、素子の電極間に印加する波形は三角 波に限定することはなく、矩形波など所望の波形を用い ても良く、その波高値及びパルス幅、パルス間隔等につ いても上述の値に限ることなく、電子放出部が良好に形 成される様に、電子放出素子の抵抗値等にあわせて、所 望の値を選択する。

【0053】また、このフォーミング電圧は、素子の材 料、構成等により一義的に決まるので、上記図4の

(b) に示すようなパルス波高値を増加させながら、電 圧パルスを印加する場合の方が、個々の素子に適正なフ ポンプ及び真空計等の真空装置に必要な機器が具備され 30 ォーミングのエネルギーが容易に得られ、良好な電子放 出特性が得られるので好ましい。

> 4)次に、フォーミングが終了した素子に活性化処理と 呼ぶ処理を施す。活性化処理とは、10のマイナス4乗 ~10のマイナス5乗torr程度の真空度で、フォー ミング同様、パルス波高値が定電圧のパルスの印加を繰 りかえす処理のことを言い、真空中に存在する有機物質 から、炭素あるいは炭素化合物を堆積することで、素子 電流If、放出電流Ieが、著しく変化する処理であ る。素子電流 [f と放出電流 [e を測定しながら、例え ば、放出電流 I e が飽和した時点で、活性化処理を終了 する。素子電流If、放出電流Ieの活性化処理時間依 存例を図5に示す。

【0054】活性化処理は、真空度、素子に印加するパ ルス電圧等に依存して、この素子電流 If、放出電流 I eの時間依存が変化し、またフォーミング処理によっ て、変形、変質した薄膜への被膜(堆積物)の形成状態 が変化する。

【0055】活性化処理電圧が、フォーミング電圧V foraに比べて、十分に高いパルスを印加し活性化処理す 1. 三角波の波高値(フォーミング時のピーク電圧)は 50 ス場合を高抵抗活性化処理と呼ぶこととする 一方 活

. .

性化処理電圧が、フォーミング電圧Vformに比べて、十 分に低いパルスを印加し活性化処理する場合を低抵抗活 性化処理と呼ぶこととする。尚、後述する電圧制御型負 性抵抗を示す開始電圧VPをただしくは、ほぼ、境界と して活性化処理が分類される。

【0056】高抵抗活性化処理、低抵抗活性化処理の場 合の素子の形態変化を観察したものの模式図が図6の (a)、(b)である。尚、上記観察は、FESEM、 TEM等によって行った。

【0057】図6の(a)、(b)は、それぞれ高抵抗 活性化処理、低抵抗活性化処理した場合の素子の断面で ある。尚、5を高電位側電極、6を低電位側電極とし て、電圧の印加が行われた。高抵抗活性化処理の場合を 示す図6の(a)では、フォーミングによって、導電性 膜4に、亀裂などの変形、変質をせしめた部分(高抵抗 部分) 3の一部より主として高電位電極 5 側の導電性膜 4上に炭素あるいは炭素化合物61が堆積している。更 に高倍率で観察すると微粒子の周囲及び周辺にも堆積し ている。また、対向する素子電極間距離にもよるが、素 子電極にも炭素あるいは炭素化合物61が堆積する場合 20 もある。その膜厚は、好ましくは、500オングストロ ーム以下、より好ましくは、300オングストローム以 下である。

【0058】尚ここで、炭素あるいは炭素化合物とは、 TEM、ラマン等の結果、グラファイト(単、多結晶双 方を指す)、非晶質カーボン(非晶質カーボン及び多結 晶グラファイトとの混合物を指す)である。

【0059】一方、低抵抗活性化処理の場合を示す図6 の (b) では、フォーミングによって変形、変質せしめ た部分3の一部に炭素あるいは炭素化合物61が堆積し 30 ている。更に高倍率で観察すると微粒子の周囲及び周辺 にも堆積している。

【0060】尚、ここで、炭素あるいは炭素化合物と は、先と同様、TEM、ラマン等の結果、グラファイト (単、多結晶双方を指す)、非晶質カーボン (非晶質カ ーボン及び多結晶グラファイトとの混合物を指す) であ る.

5) こうして作成した電子放出素子を、好ましくは、フ オーミング処理及び活性化処理した真空度より高い真空 度の真空雰囲気にて駆動する。また、フォーミング処理 及び活性化処理した真空度より高い真空度の真空雰囲気 とは、好ましくは、約10のマイナス6乗torr以上 の真空度を有する真空度であり、より好ましくは、超高 真空系で、炭素、及び炭素化合物の新たに、ほぼ、堆積 しない真空度である。

【0061】従って、これによって、これ以上の炭素及 び炭素化合物の堆積を抑制する事が可能となり、素子電 流Ⅰf、放出電流Ⅰeが、一定に安定する。

【0062】尚、高抵抗活性化処理、低抵抗活性化処理

より好ましくは、高抵抗活性化処理が活性化処理として

12

【0063】上述のような素子構成と製造方法によって 作成された本発明にかかわる電子放出素子の基本特性に ついて図3、図7を用いて説明する。

【0064】図3に示した測定評価装置により測定され た放出電流 I e 及び素子電流 I f と素子電圧 V f の関係 の典型的な例を図7に示す。尚、図7は放出電流Ieは 素子電流16に比べて著しく小さいので、任意単位で示 されている。図7からも明らかなように、本電子放出素 子は放出電流 [e に対する3つの特性を有する。

【0065】まず第1に、本素子はある電圧(しきい値 電圧と呼ぶ、図7中のVth)以上の素子電圧を印加す ると急激に放出電流 I eが増加し、一方しきい値電圧V th以下では放出電流 Ieがほとんど検出されない。す なわち、放出電流1eに対する明確なしきい値電圧Vt hを持った非線形素子である。

【0066】第2に、放出電流Ieが素子電圧Vfに依 存するため、放出電流 I e は素子電圧V f で制御でき

【0067】第3にアノード電極34に捕捉される放出 電荷は、素子電圧Vfを印加する時間に依存する。すな わち、アノード電極34に捕捉される電荷量は、素子電 圧Vfを印加する時間により制御できる。

【0068】一方、素子電流Ifは素子電圧Vfに対し て単調増加する(M 1 特性と呼ぶ)特性(図7の実線) 及び電圧制御型負性抵抗(VCNR特性と呼ぶ)特性 (図7の破線)を示す場合があるが、これら素子電流の 特性は、その製法に依存する。又、VCNR特性を示す 境界電圧をVpという。

【0069】町ち、素子電流IfのVCNR特性は、通 常の真空装置系で、フォーミングを行ったとき発生し、 その特性は、フォーミング時の電気的条件、真空装置系 の真空雰囲気条件等、あるいは、フォーミングを既に行 った電子放出素子の測定時の真空装置系の真空雰囲気条 件、測定時の電気的測定条件(例えば、電子放出素子の 電流-電圧特性を得るために、素子に印加する電圧を低 電圧から高電圧まで掃引した時の掃引速度等)測定時ま での電子放出素子の真空装置内の放置時間等に依存し て、大きく変わることが判明した。またこの時、放出電

流Ieは、MI特性を示す。

【0070】以上のような表面伝導型電子放出素子の特 性、即ち、素子電流If、放出電流Ieの素子印加電圧 に対する単調増加特性を有するため、本発明にかかわる 電子放出索子は、多方面への応用が期待できる。

【0071】尚、あらかじめ導電性微粒子を分散して構 成した表面伝導型電子放出素子においては、前記本発明 の基本的な素子構成の基本的な製造方法のうちの一部を 変更してもよい。

『AA721四ト表面伝達型電子放出素子の基本的な構

成、製法について述べたが、本発明の思想によれば、表 面伝導形電子放出素子の特性で上述の3つの特徴を有す れば、上述の構成等に限定されず、後述の電子源、表示 装置等の画像形成装置に於いても適用できる。

【0073】次に、本発明の電子源及び画像形成装置に ついて述べる。

【0074】本発明の電子放出素子を複数個、基板上に 配列して、電子源あるいは、画像形成装置が構成でき る。

【0075】基板上の配列の方式には、例えば、従来例 で述べた、多数の表面伝導型電子放出素子を並列に配置 し、個々の素子の両端を配線にて結線した、電子放出素 子の行を多数配列し(行方向と呼ぶ)、この配線と直交 する方向に (列方向と呼ぶ)、該電子源の上方の空間に 設置された制御電極 (グリッドと呼ぶ) により電子を制 御駆動する配列形態(以後、はしご型という)、及び次 に述べるm本のX方向配線の上にn本のY方向配線を、 層間絶縁層を介して設置し、表面伝導形電子放出素子の 一対の素子電極にそれぞれ、X方向配線、Y方向配線を 接続した配列形態が挙げられる。これを単純マトリクス 20 配置と以降呼ぶ。

【0076】次に、この単純マトリクスについて詳述す

【0077】本発明にかかわる表面伝導型電子放出素子 の前述した3つの基本的特性の特徴によれば、表面伝導 型電子放出素子からの放出電子は、しきい値電圧以上で は、対向する素子電極間に印加するパルス状電圧の波高 値と中で制御される。一方、しきい値電圧以下では、殆 ど放出されない。この特性によれば、多数の電子放出素 ス状電圧を適宜印加すれば、入力信号に応じて、表面伝 導型電子放出素子を選択し、その電子放出量が制御でき る事となる。

【0078】以下、この原理に基づき構成した電子源基 板の構成について、図8を用いて説明する。

【0079】m本のX方向配線82は、DX1、DX 2、··DXmからなり、絶縁性基板1上に、真空蒸着 法、印刷法、スパッタ法等で形成し、所望のパーターン とした導電性金属等からなり、多数の表面伝導型電子放 出素了にほぼ均等な電圧が供給される様に、材料、膜 厚、配線巾が設定される。Y方向配線83は、DY1、 DY2、・・DYnのn本の配線よりなり、X方向配線8 2と同様に、真空蒸着法、印刷法、スパッタ法等で形成 し、所望のパーターンとした導電性金属等からなり、多 数の表面伝導型電子放出素子にほぼ均等な電圧が供給さ れる様に、材料、膜厚、配線巾等が設定される。これら m本のX方向配線82とn本のY方向配線83間には、 不図示の層間絶縁層が設置され、電気的に分離されて、 マトリックス配線を構成する(このm、nは、共に正の

女教 \

【0080】不図示の層間絶縁層は、真空蒸着法、印刷 法、スパッタ法等で形成されたSiO2等であり、X方 向配線82を形成した絶縁性基板1の全面あるいは一部 に所望の形状で形成され、特に、X方向配線82とY方 向配線83の交差部の電位差に耐え得る様に、膜厚、材 料、製法が適宜設定される。X方向配線82とY方向配 線83は、それぞれ外部端子として引き出されている。 【0081】更に、前述と同様にして、表面伝導型電子 放出素子84の対向する電極(不図示)が、m本のX方 向配線82 (DX1、DX2、··DXm)とn本のY方 向配線83(DY1、DY2、··DYn)と、真空蒸着 法、印刷法、スパッタ法等で形成された導電性金属等か らなる結線85によって電気的に接続されているもので ある。

【0082】ここで、m本のX方向配線82とn本のY 方向配線83と結線85と対向する素子電極の導電性金 属は、その構成元素の一部あるいは全部が同一であって も、またそれぞれ異なってもよく、Ni、Cr、Au、 Mo、W、Pt、Ti、Al、Cu、Pd等の金属ある いは合金及びPd、Ag、Au、RuO2、Pd-Ag 等の金属あるいは金属酸化物とガラス等から構成される 印刷導体、In203-Sn02等の透明導体及びポリ シリコン等の半導体材料等より適宜選択される。また表 面伝導型電子放出素子は、絶縁性基板1、あるいは、不 図示の層間絶縁層上どちらに形成してもよい。

【0083】又、詳しくは、後述するが、前記X方向配 線82には、X方向に配列する表面伝導型電子放出素子 84の行を、入力信号に応じて、走査するための走査信 号を印加するための不図示の走査信号印加手段と電気的 子を配置した場合においても、個々の素子に、上記パル 30 に接続され、一方、Y方向配線83には、Y方向に配列 する表面伝導型電子放出素子84の列の各列を入力信号 に応じて、変調するための変調信号を印加するための不 図示の変調信号発生手段と電気的に接続される。

> 【0084】更に、表面伝導型電子放出素子の各素子に 印加される駆動電圧は、当該素子に印加される走査信号 と変調信号の差電圧として供給されるものである。

> 【0085】次に、以上のようにして作成した電子源基 板を用いた電子源、及び、表示等に用いる画像形成装置 について図9と図10を用いて説明する。図9は画像形 成装置の基本構成図であり、図10は蛍光膜である。

> 【0086】図9において、1は基板、91は基板1を 固定したリアプレート、96は、ガラス基板93の内面 に蛍光膜94とメタルバック95等が形成されたフェー スプレート、92は、支持枠であり、リアプレート9 1、支持枠92及びフェースプレート96をフリットガ ラス等を塗布し、大気中あるいは、窒素中で、400~ 500℃で10分以上焼成することで、封着して、外囲 器98を構成する。

【0087】図9において、84は、図1あるいは図1 50 りに示された美面伝道刑電子放出妻子に相当する 8

2、83は、表面伝導形電子放出素子の一対の素子電極と接続されたX方向配線及びY方向配線である。また、これら素子電極への配線は、素子電極と配線材料が同一である場合は、素子電極と呼ぶ場合もある。

【0088】外囲器98は、上述の如く、フェースプレート96、支持枠92、リアプレート91で外囲器98を構成したが、リアプレート91は主に基板1の強度を補強する目的で設けられてるため、基板1自体で十分な強度を持つ場合は別体のリアプレート91は不要であり、基板1に直接支持枠92を封着し、フェースプレー 10ト96、支持枠92、基板1にて外囲器98を構成しても良い。

【0089】図10は、蛍光膜である。蛍光膜94は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライアあるいはブラックマトリクスなどと呼ばれる黒色導伝材101と蛍光体102とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる3原色蛍光体の、各蛍光体102間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜94における外光反射によるコントラストの低下を抑制することである。ブラックストライプの材料としては、通常良く用いられている黒鉛を主成分とする材料だけでなく、導電性があり、光の透過及び反射が少ない材料であればこれに限るものではない。

【0090】ガラス基板93に蛍光体を塗布する方法は モノクローム、カラーによらず、沈殿法や印刷法が用い られる。

【0091】また、蛍光膜94の内面側には通常メタルバック95が設けられる。メタルバックの目的は、蛍光体の発生のうち内面側への光をフェースプレート96側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するための電極として作用すること、外囲器内で発生した負イオンの衝突によるダメージからの蛍光体の保護等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後A1を真空蒸着等で堆積することで作製できる。

【0092】フェースプレート96には、更に蛍光膜94の導伝性を高めるため、蛍光膜94の外面側に透明電極(不図示)が設けてもよい。

【0093】前述の封着を行う際、カラーの場合は各色 蛍光体と電子放出業子とを対応させなくてはいけないた め、十分な位置合わせを行なう必要がある。

【0094】外囲器98は、不図示の排気管を通じ、1 0のマイナス6乗トール程度の真空度にされ、外囲器9 8の封止がおこなわれる。

【0095】尚、電子源基板は、前述した通りに電子放出部を形成した図1あるいは図12の素子が、基板上に

16

は電子放出部形成前の素子、例えば図2の(b)にしされた状態の素子を、基板上に上記の如く配置、配線し、これを図9に示す外囲器98内に配置した後、不図示の排気管を通じ、例えば、ロータリーポンプ、ターボボンプをポンプ系とする様な通常の真空装置系で該外囲器内を、10のマイナス6乗トール程度の真空度とし、容器外端子Dox1ないしDoxmとDoy1ないしDoynを通じ素子電極5、6(図2の(b))間に電圧を印加し、上述のフォーミングを行い、次に、前記活性化処理を、該外囲器内を10のマイナス6乗トール程度の真空度として行うことにより電子放出部3を形成して、電子源基板を作製する。

【0096】以上の様に作製の後、特には、その後、8 0度~150度でベーキングを3~15時間行いなが ら、例えば、イオンポンプ等のポンプ系とする超高真空 装置系にきりかえる。超高真空系の切り替え、及びベー キングは、前述の表面伝導型電子放出素子の素子電流I f、放出電流 I e の単調増加特性 (M I 特性)を満足す るためであり、その方法、条件はこれに限るものでな い。また、外囲器98の封止後の真空度を維持するため に、ゲッター処理を行う場合もある。これは、外囲器9 8の封止を行う直前あるいは封止後に、抵抗加熱あるい は高周波加熱等の加熱法により、外囲器98内の所定の 位置(不図示)に配置されたゲッターを加熱し、蒸着膜 を形成する処理である。ゲッターは通常Ba等が主成分 であり、該蒸着膜の吸着作用により、たとえば1×10 マイナス5乗ないしは1×10マイナス7乗しTor r]の真空度を維持するものである。

【0097】以上により完成した本発明の画像表示装置において、各電子放出素子には、容器外端子Dox1ないしDoxm、Doy1ないしDoynを通じ、電圧を印加することにより、電子放出させ、高圧端子Hvを通じ、メタルバック95あるいは透明電極(不図示)に数kV以上の高圧を印加し、電子ビームを加速し、蛍光膜94に衝突させ、励起・発光させることで画像を表示するものである。

【0098】以上述べた構成は、表示等に用いられる好適な画像形成装置を作製する上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述内容に限られるものではなく、画像装置の用途に適するよう適宜選択する。

[0099]

【実施例】以下に、実施例をあげて、本発明をさらに詳述する。

【0100】(実施例1)本発明にかかわる基本的な表面伝導型電子放出素子の構成は、図1の(a)、(b)の平面図及び断面図と同様である。

【0101】尚、基板1上には、同一形状の素子が図1 1に示すように4個形成されている。尚、図11におい の て 図1レ同一の番号のものは、同一のものを示す。

【0102】本発明に係わる表面伝導形電子放出素子の 製造法は、基本的には図2と同様である。以下、図1、 図2を用いて、本発明に係わる素子の基本的な構成及び 製造法を説明する。

【0103】図1において、1は基板、5と6は素子電 極、4は電子放出部を含む薄膜、3は電子放出部であ る。

【0104】以下、順をおって製造方法の説明を図1及 び図2に基づいて説明する。

【0105】工程-a:清浄化した青板ガラス上に厚さ 0.5ミクロンのシリコン酸化膜をスパッタ法で形成し た基板1上に、素子電極5と素子電極間ギャップGとな るべきパターンをホトレジスト (RD - 2000N-4 1日立化成社製)で形成し、真空蒸着法により、厚さ5 O ÅのTi、厚さ1000 Å Niを順次堆積した。ホト レジストパターンを有機溶剤で溶解し、Ni/Ti堆積 膜をリフトオフし、素子電極間隔Gは3ミクロンとし、 素子電極の幅W1を300ミクロンを有する素子電極 5、6を形成した(図2の(a))。

【0106】工程-b:素子間電極ギャップGおよびこ 20 の近傍に開口を有するマスクにより膜厚1000ÅのC r膜121を真空蒸着により堆積・パターニングし、そ のうえに有機Pd(ccp4230奥野製薬(株)社 製)をスピンナーにより回転塗布、300℃で10分間 の加熱焼成処理をした。また、こうして形成された主元 素としてPbよりなる微粒子からなる電子放出部形成用 薄膜2の膜厚は100オングストローム、シート抵抗値 は 2×10 の4乗 Ω / \square であった。なおここで述べる微 粒子膜とは、上述したように、複数の微粒子が集合した 膜であり、その微細構造として、微粒子が個々に分散配 置した状態のみならず、微粒子が互いに隣接、あるい は、重なり合った状態(島状も含む)の膜をさし、その 粒径とは、前記状態で粒子形状が認識可能な微粒子につ いての径をいう。

【0107】工程-c:Cr膜および焼成後の電子放出 部形成用薄膜2を酸エッチャントによりエッチングして 所望のパターンを形成した。以上の工程により基板 1上 に、素子電極5、6、電子放出部形成用薄膜2等を形成 した(図2の(b))。

【0108】工程-d:次に、図3の測定評価装置に設 40 置し、真空ポンプにて排気し、2×10のマイナス5乗 torrの真空度に達した後、素子に素子電圧Vfを印 加するための電源31より、4素子各々の素子電極5、 6間にそれぞれ、電圧を印加し、通電処理(フォーミン グ処理)した。フォーミング処理の電圧波形を図4の (b) に示す。

【0109】図4の(b)中、T1及びT2は電圧波形 のバルス幅とパルス間隔であり、本実施例ではT1を1 ミリ秒、T2を10ミリ秒とし、矩形波の波高値(フォ

し、フォーミング処理を行なった。また、フォーミング 処理中は、同時に、0.1Vの電圧で、T2間に抵抗測 定パルスを挿入し、抵抗を測定した。尚フォーミング処 理の終了は、抵抗測定パルスでの測定値が、約1 Mオー ム以上になった時とし、同時に、素子への電圧の印加を 終了した。それぞれの素子のフォーミング電圧V formは、5.1V、5.0V、5.0V、5.15Vで あった。

【0110】工程-e:続いて、フォーミング処理した 4素子に対しそれぞれ、図4の(b)の波形で矩形波の 波高値をそれぞれ4Vと14Vで、各2個づつ活性化処 理をした。低抵抗活性化処理つまり、4 V で活性化処理 した素子サンプルを素子A、高抵抗活性化処理、つまり 14Vで活性化処理をした素子サンプルを素子Bと呼ぶ ことにする。

【0111】活性化処理とは前述した様に、図3の測定 評価装置内で、素子電極間にパルス電圧を、素子電流Ⅰ f 及び放出電流 I e を測定しながら、印加した。尚、こ の時、図3の測定評価装置内の真空度は、1.5×10 のマイナス5乗torrであった。約30分で活性化処 理を終了した。

【0112】こうして、電子放出部3を形成し電子放出 素子を作製した。

【0113】上述の工程で作製した表面伝導形電子放出 素子の特性及び形態を把握するために、上記素子A、B を各1個づつ、その電子放出特性の測定を上述の図3の 測定評価装置を用いて行った。また残りの1個づつを電 子顕微鏡で観察した。

【0114】なお、アノード電極と電子放出素子間の距 離を4mm、アノード電極の電位を1kV、電子放出特 性測定時の真空装置内の真空度を1×10のマイナス6 乗torrとした。素子A、Bとも、電極5及び6の間 に素子電圧を14V印加し、その時に流れる素子電流 I f 及び放出電流 I e を測定した。素子Aでは、測定開始 直後に10mA程度の素子電流 I f が流れ、次第に減少 し、それにともない、放出電流 I eが観察された。~ 方、素子Bでは、測定初期より、安定した素子電流 I f、放出電流 I eが観察され、素子電圧14 Vでは素子 電流 I fが 2. 0 m A、放出電流 I eが 1. 0 μ A とな り、電子放出効率カ= I e / I f × 100 (%) は0. 05%であった。以上より、素子Aは、素子電流 I f . が、測定初期において、著しく大きく、不安定である が、一方、素子Bでは測定初期より、安定でかつ効率の のよい電子放出素子であることがわかる。

【0115】また、素子Bについて、活性化処理の真空 度1.5×10のマイナス5乗に戻し、素子に0.00 5 H z 程度の三角波で電圧を掃印しながら、素子電流 I f、放出電流 I e を測定すると、図7に示される破線の 特性を示した。図7に示される様に、約5 V前後まで、 co 妻子電流 I flt 単調増加したのち、5 V以上で電圧制

御型負性抵抗を示す。この時、素子電流 I f が最大を示す電圧 (VPと呼ぶ)は、5 Vである。また10 V以上では、素子電流 I f は、最大の素子電流の数分の1の1 mA程度であった。電子顕微鏡で観察した素子A、Bの形態は、図6の(a)、(b)に示したものと同様である。図6の(B)より素子Aでは、素子電極間の薄膜(導電性膜)4の変質部分3の一部に多くの被膜(堆積物)61が形成されているのがわかる。一方、素子Bでは、図6の(a)より、活性化処理時の素子への電圧の印加方向に依存して、特に、変質部分3の一部より高電10位電極5側の導電性膜4上を主として、被膜(堆積物)61が形成されていた。更に、高倍率のFESEM(2次電子顕微鏡の略)で観察すると、この被膜は、金属微粒子の周囲及び微粒子間にも形成されているようであった。

【 0 1 1 6 】尚、TEM(透過電子顕微鏡)ラマン等で 観察すると、グラファイト、アモルファスカーボンから なる炭素披膜が観察された。

【0117】又、これらの観察により、素子Aでは、先に述べた電圧制御型負性抵抗を示す電圧Vp以下で活性 20 化されたため、フォーミング処理によって発生した薄膜の変質部の一部に、素子Bより多くの炭素が形成され、著しく大きな素子電流が流れ、測定電圧で、薄膜変質部の高電位側と低電位側間に形成された炭素被膜が電流パスとなり、素子Bの数倍の素子電流が流れ、駆動初期から素子電流が変動したと考えられる。

【0118】一方、高抵抗活性化処理をおこなった素子Bでは、先に述べた電圧制御型負性抵抗を示す電圧Vp以上で活性化されたため、素子A同様に、変質部の一部に炭素被膜が形成されながらも、素子Aよりは炭素被膜30の部分的に電気的に切断された部位が多いと考えられる。このため、駆動初期より安定した電流になったと考えられる。

【0119】以上より高抵抗活性化処理により、素子電流 If、放出電流 Ieが安定し、かつ、効率のよい電子放出が作成された。

【0120】(実施例2)本実施例は、多数の表面伝導 形電子放出素子を単純マトリクス配置した画像形成装置 の例である。

【0121】電子源の一部の平面図を図13に示す。また、図中のA-A、断面図を図14に示す。但し、図13、図14、図15、図16で、同じ記号を示したものは、同じものを示す。ここで1は基板、82は図8のD×mに対応するX方向配線(下配線とも呼ぶ)、83は図8のDynに対応するY方向配線(上配線とも呼ぶ)、4は電子放出部を含む薄膜、5、6は素子電極、141は層間絶縁層、142は素子電極5と下配線82と電気的接続のためのコンタクトホールである。

【0122】次に、製造方法を図15、図16により工 程順に従って具体的に説明する。 【0123】工程-a:清浄化した青板ガラス上に厚さ0.5ミクロンのシリコン酸化膜をスパッタ法で形成した基板1上に、真空蒸着により厚さ50オングストロームのCr、厚さ6000オングストロームのAuを順次積層した後、ホトレジスト(AZ1370ヘキスト社製)をスピンナーにより回転塗布、ベークした後、ホトマスク像を露光、現像して、下配線82のレジズトパターンを形成し、Au/Cr堆積膜をウエットエッチングして、所望の形状の下配線82を形成する(図15の(a))。

【0124】工程-b:次に、厚さ1.0ミクロンのシリコン酸化膜からなる層間絶縁層141をRFスパッタ法により堆積する(図15の(b))。

【0125】工程-c:前記工程bで堆積したシリコン酸化膜にコンタクトホール142を形成するためのホトレジストパターンを作り、これをマスクとして層間絶縁層141をエッチングしてコンタクトホール142を形成する。エッチングはCF4とH2ガスを用いたRIE(Rcactive Ion Etching)法によった(図15の(c))。

【0126】工程-d:その後、素子電極5と素子電極間ギャップGとなるべきパターンをホトレジスト(RD-2000N-41日立化成社製)で形成し、真空蒸着法により、厚さ50オングストロームのTi、厚さ100オングストロームのNiを順次堆積した。ホトレジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素子電極間隔Gは3ミクロン、素子電極の幅W1は300ミクロンとし、素子電極5、6を形成した(図15の(d))。

0 【0127】工程-e: 素子電極5、6の上に上配線8 3のホトレジストパターンを形成した後、厚さ50オン グストロームのTi、厚さ5000オングストロームの Auを順次、真空蒸着により堆積し、リフトオフにより 不要の部分を除去して、所望の形状の上配線84を形成 した(図16の(e))。

【0128】工程-f:膜厚1000オングストロームのCr膜151を真空蒸着により堆積・パターニングし、その上に有機Pd(ccp4230奥野製薬(株)社製)をスピンナーにより回転塗布、300℃で10分間の加熱焼成処理をした。また、こうして形成された主元素としてPdよりなる微粒子からなる電子放出部形成用薄膜2の膜厚は85オングストローム、シート抵抗値は3.9×10の4乗Ω/□であった。なおここで述べる微粒子膜とは、上述したように、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、あるいは、重なり合った状態(島状も含む)の膜をさし、その粒径とは、前記状態で粒子形状が認識可能な微粒子についての径をいう(図16の(f))。

[01201]TE _ _ _ ...

放出部形成用薄膜2を酸エッチャントによりエッチング して所望のパターンを形成した(図16の(g))。

【 0 1 3 0 】 工程 - h: コンタクトホール 1 4 2 部分以外にレジストを途布するようなパターンを形成し、真空蒸着により厚さ5 0 オングストロームの Ti、厚さ5 0 0 0 オングストロームの Au を順次堆積した。リフトオフにより不要の部分を除去することにより、コンタクトホール 1 4 2 を埋め込んだ(図 1 6 の (h))。

【0131】以上の工程により絶縁性基板1上に下配線 82、層間絶縁層141、上配線83、素子配線5、 6、電子放出部形成用薄膜2等を形成した。

【0132】次に、以上のようにして作成した電子源基板を用いて、電子源及び表示装置を構成した例を、図9と図10を用いて説明する。

【0133】以上のようにして素子を作製した基板1を、リアプレート91上に固定した後、基板1の5mm上方に、フェースプレート96(ガラス基板93の内面に蛍光膜94とメタルバック95が形成されて構成される)を支持枠92を介し配置し、フェースプレート96、支持枠92、リアプレート91の接合部にフリットガラスを塗布し、大気中あるいは窒素雰囲気中で400℃ないし500℃で10分以上焼成することで封着した。またリアプレート91への基板1の固定もフリットガラスで行った。

【0134】本実施例において図9の84は、電子放出 部形成前の電子放出素子(例えば、図2の(b)に相当 する)であり、82、83はそれぞれX方向及びY方向 の素子配線である。

【0135】蛍光膜94は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形 30 状を採用し(図10の(a))、先にブラックストライプを形成し、その間隙部に各色蛍光体を塗布し、蛍光膜94を作製した。ブラックストライプの材料として通常良く用いられている黒鉛を主成分とする材料を用いた。ガラス基板93に蛍光体を塗布する方法はスラリー法を用いた。

【0136】また、蛍光膜94の内面側には通常メタルバック95が設けられる。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、A1を真空蒸着することで作製した。

【0137】フェースプレート96には、更に蛍光膜94の導伝性を高めるため、蛍光膜94の外面側に透明電極(不図示)が設けらる場合もあるが、本実施例では、メタルバックのみで十分な導伝性が得られたので省略した。

【0138】前述の封着を行う際、カラーの場合は各色 蛍光体と電子放出素子とを対応させなくてはいけないた め、十分な位置合わせを行った。

【の1/3/01】以上の上うにして完成したガラス窓架内の 50 示装置は 例えばテレビジョン信号のように映像情報と

雰囲気を排気管(図示せず)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子DxolないしDoxmとDoy1ないしDoynを通じ電子放出素子74の電極5、6間に電圧を印加し、電子放出部形成用薄膜2をフォーミング処理した。フォーミング処理の電圧波形は、図4の(b)と同様である。

【0140】本実施例ではT1を1ミリ秒、T2を10 ミリ秒とし、約1×10のマイナス5乗torrの真空 雰囲気下で行った。

10 【0141】このように作成された電子放出部3は、パラジウム元素を主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は30オングストロームであった。

【0142】次にフォーミングと同一の矩形波で、波高 14Vで、真空度2×10のマイナス5乗torrの真 空度で、素子電流If、放出電流Ieを測定しながら、 高抵抗活性化処理を行った。

【0143】フォーミング、活性化処理を行い、電子放 出部3を形成し電子放出素子84を作製した。

※ 【0144】次に10のマイナス6乗トール程度の真空度まで排気し、不図示の排気管をガスバーナーで熱することで溶着し外囲器の封止を行った。

【0145】最後に封止後の真空度を維持するために、 高周波加熱法でゲッター処理を行った。

【0146】以上のように完成した本発明の画像表示装 置において、各電子放出素子には、容器外端子Dx1な いしDxm、Dy1ないしDynを通じ、走査信号及び 変調信号を不図示の信号発生手段より、それぞれ印加す ることにより、電子放出させ、高圧端子Hvを通じ、メ タルバック95に5k V以上の高圧を印加し、電子ビー ムを加速し、蛍光膜99に衝突させ、励起・発光させる ことで画像を表示した。又、素子電流If、放出電流I eは双方とも図7の実線を示し、駆動初期から安定であ った。又、この時、テレビジョンに要求される輝度10 OfL~150fLにも対応できる放出電流であった。 【0147】(実施例3)図17は、前記説明の表面伝 導形電子放出素子を電子源として用いたディスプレイパ ネルに、たとえばテレビジョン放送をはじめとする種々 の画像情報源より提供される画像情報を表示できるよう 40 に構成した表示装置の一例を示すための図である。図1 7中、17100はディスプレイパネル、17101は ディスプレイパネルの駆動回路、17102はディスプ レイコントローラ、17103はマチプレクサ、171 04はデコーダ、17105は入出力インターフェース 回路、17106はCPU、17107は画像生成回. 路、17108及び17109及び17110は画像メ モリーインターフェース回路、17111は画像入力イ ンターフェース回路、17112及び17113はTV 信号受信回路、17114は入力部である(なお、本表

音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信、分離、再生、記憶などに関する回路やスピーカーなどについては説明を省略する。)。

【0148】以下、画像信号の流れに沿って各部の機能 を説明してゆく。

【0149】まず、TV信号受信回路17113は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるTV画像信号を受信する為の回路である。受 10信するTV信号の方式は特に限られものではなく、例えば、NTSC方式、PAL方式、SECAM方式などの諸方式でもよい。また、これらより更に多数の走査線よりなるTV信号(例えばMUSE方式をはじめとするいわゆる高品位TV)は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。TV信号受信回路17113で受信されたTV信号は、デコーダ17104に出力される。

【0150】また、TV信号受信回路17112は、例えば同軸ケーブルや光ファイバー等のような有線伝送系 20を用いて伝送されるTV画像信号を受信する為の回路である。前記TV信号受信回路17113と同様に、受信するTV信号の方式は特に限られるものではなく、また本回路で受信されたTV信号もデコーダ17104に出力される。

【0151】また、画像入力インターフェース回路1711は、例えばTVカメラや画像読み取りスキャナー等の画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ17104に出力される。

【0152】また、画像メモリーインターフェース回路 17110は、ビデオテープレコーダー(以下VTRと略す)に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ17104に出力される。

【0153】また、画像メモリーインターフェース回路 17109は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ17104に出力される。

【0154】また、画像メモリーインターフェース回路 40 17108は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ17104に入力される。また、入出力インターフェース回路17105は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンターなどの出力装置とを接続するための回路である。画像データや文字・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるCPU17106と外部との間で制御信号や数値データの入出力など 50

を行うことも可能である。

【0155】また、画像生成回路17107は、前記入出力インターフェース回路17105を介して外部から入力される画像データや文字・図形情報や、あるいはCPU17106より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリーや、文字コードに対応する画像パターンが記憶されている読み出し専用メモリーや、画像処理を行うためのプロセッサー等をはじめとして画像の生成に必要な回路が組み込まれている。

【0156】本回路により生成された表示用画像データは、デコーダ17104に出力されるが、場合によっては前記入出力インターフェース回路17105を介して外部のコンピュータネットワークやプリンターに出力することも可能である。

【0157】また、CPU17106は、主として本表示装置の動作制御や、表示画像の生成や選択や編集に関わる作業を行う。

【0158】例えば、マルチプレクサ17103に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じてディスプレイパネルコントローラ17102に対して制御信号を発生し、画面表示周波数や走査方法(例えばインターレースかノンインターレースか)や一画面の走査線の数など表示装置の動作を適宜制御する。

【0159】また、前記画像生成回路17107に対して画像データや文字・図形情報を直接出力したり、あるいは前記入出力インターフェース回路17105を介して外部のコンピュータやメモリーをアクセスして画像データや文字・図形情報を入力する。なお、CPU17106は、むろんこれ以外の目的の作業にも関わるものであって良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い。あるいは、前述したように入出力インターフェース回路17105を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行っても良い。

【0160】また、入力部17114は、前記CPU17106に使用者が命令やプログラム、あるいはデータ等を入力するためのものであり、例えばキーボードやマウスのほか、ジョイスティック、バーコードリーダー、音声認識装置など多様な入力機器を用いる事が可能である。

【0161】また、デコーダ17104は、前記171 07ないし17113より入力される種々の画像信号を 3原色信号、または輝度信号と1信号、Q信号に逆変換

50 するかめの同数である ナー・ロー・

26

に、デコーダ17104は内部に画像メモリーを備える のが望ましい。これは、例えばMUSE方式をはじめと して、逆変換するに際して画像メモリーを必要とするよ うなテレビ信号を扱うためである。

【0162】また、画像メモリーを備える事により、静 止画の表示が容易になる、あるいは前記画像生成回路 1 7107及びCPU17106と協同して画像の間引 き、補間、拡大、縮小、合成をはじめとする画像処理や 編集が容易に行えるようになるという利点が生まれるか らである。

【0163】また、マルチプレクサ17103は、前記 CPU17106より入力される制御信号に基づき表示 画像を適宜選択するものである。すなわち、マルチプレ クサ17103はデコーダ17104から人力される逆 変換された画像信号のうちから所望の画像信号を選択し て駆動回路17101に出力する。その場合には、一画 面表示時間内で画像信号を切り替えて選択することによ り、いわゆる多画面テレビのように、一画面を複数の領 域に分けて領域によって異なる画像を表示することも可 能である。

【0164】また、ディスプレイパネルコントローラ1 7102は、前記CPU17106より入力される制御 信号に基づき駆動回路17101の動作を制御するため の回路である。

【0165】まず、ディスプレイパネルの基本的な動作 に関わるものとしては、たとえばディスプレイパネルの 駆動用電源 (図示せず) の動作シーケンスを制御するた めの信号を駆動回路17101に対して出力する。ま た、ディスプレイパネルの駆動方法に関わるものとし て、たとえば画面表示周波数や走査方法(たとえばイン 30 ターレースかノンインターレースか)を制御するための 信号を駆動回路17101に対して出力する。

【0166】また、場合によっては表示画像の輝度やコ ントラスドや色調やシャープネスといった画質の調整に 関わる制御信号を駆動回路17101に対して出力する 場合もある。

【0167】また、駆動回路17101はディスプレイ パネル17100に印加する駆動信号を発生するための 回路であり、前記マルチプレクサ17103から入力さ れる画像信号と、前記ディスプレイパネルコントローラ 40 17102より入力される制御信号にもとづいて動作す るものである。

【0168】以上、各部の機能を説明したが、図17に 例示した構成により、本表示装置においては多様な画像 情報源より入力される画像情報をディスプレイパネル1 7100に表示する事が可能である。 すなわち、テレビ ジョン放送をはじめとする各種の画像信号はデコーダ1 7104において逆変換された後、マルチプレクサ17 103において適宜選択され、駆動回路17101に入 中されて 一士 ディフプレイコントローラ1710つ SA 例を説用する 図10お上が図20は 基板上に表面伝

は、表示する画像信号に応じて駆動回路17101の動 作を制御するための制御信号を発生する。 駆動回路17 101は、上記画像信号と制御信号にもとづいてディス プレイパネル17100に駆動信号を印加する。これに より、ディスプレイパネル17100において画像が表 示される。これらの一連の動作は、CPU17106に より統括的に制御される。

【0169】また、本表示装置においては、前記デコー ダ17104に内蔵する画像メモリや、画像生成回路1 - 7107および情報の中から選択したものを表示するだ けでなく、表示する画像情報に対して、たとえば拡大、 縮小、回転、移動、エッジ強調、間引き、補間、色変 換、画像の縦横比変換などをはじめとする画像処理や、 合成、消去、接続、入れ換え、はめ込みなどをはじめと する画像編集を行う事も可能である。また、本実施例の 説明では特に触れなかったが、上記画像処理や画像編集 と同様に、音声情報に関しても処理や編集を行なうため の専用回路を設けても良い。

【0170】したがって、本表示装置はテレビジョン放 20 送の表示機器、テレビ会議の端末機器、静止画像および 動画像を扱う画像編集機器、コンピュータの端末機器、 ワードプロセッサをはじめとする事務用端末機器、ゲー ム機などの機能を一台で兼ね備えることが可能で、産業 用あるいは民生用として極めて応用範囲が広い。

【0171】なお、上記図17は表示伝導形放出素子を 電子ビーム源とするディスプレイパネルを用いた表示装 置の構成の一例を示したにすぎず、これのみに限定され るものでない事は言うまでもない。たとえば、図17の 構成要素のうち使用目的上必要のない機能に関わる回路 は省いても差し支えない。またこれとは逆に、使用目的 によってはさらに構成要素を追加しても良い。たとえ ば、本表示装置をテレビ電話機として応用する場合に は、テレビカメラ、音声マイク、照明機、モデムを含む 送受信回路などを構成要素に追加するのが好適である。 【0172】本表示装置においては、とりわけ表面伝導 形電子放出素子を電子ビーム源とするディスプレイパネ ルの薄形化が容易なため、表示装置の奥行きを小さくす ることができる。それに加えて、表面伝導形電子放出素 子を電子ビーム源とするディスプレイパネルは大画面化 が容易で輝度が高く視野角特性にも優れるため、本表示 装置は臨場感にあふれ迫力に富んだ画像を視認性良く表 示する事が可能である。

【0173】(実施例4)本実施例は多数の表面伝導型 電子放出素子と、制御電極(グリッド)を有する画像形 成装置の例である。

【0174】本実施例の画像形成装置の製造方法は実施 例2とほぼ同等な方法で作製したので説明を詳細する。 【0175】まず、表面伝導形電子放出素子を基板上に 多数個設けた電子源と、これを応用した表示装置の実施

1.4

- 3

28

導形電子放出素子の多数個を配列形成した電子源の2つ の例を説明するための模式図である。

【0176】まず、図19においてSはたとえばガラス を材料とする絶縁性基板、点線で囲んだESは前記基板 Sの上に設けられた表面伝導形電子放出素子、E1~E 10は前記表面伝導形電子放出素子を配線するための配 線電極をあらわしている。表面伝導形電子放出素子は基 板上にX方向に沿って列をなして形成されている(以 下、これを素子列と呼ぶ)。各素子列を構成する表面伝 導形電子放出素子は、これを挟む両側の配線電極によっ て電気的に並列に共通配線されている(たとえば、第1 列は両側の配線電極E1とE2によって配線されてい る)。

【0177】本実施例の電子源は、配線電極間に適宜の 駆動電圧を印加することにより、各素子列を独立に駆動 することが可能である。すなわち、電子ビームを放出さ せたい素子列には電子放出閾値を上回る適当な電圧を、 また電子ビームを放出しない素子列には電子放出閾値を 越えない適当な電圧(たとえば0[V])を印加すれば よい(なお、以下の説明では、電子放出閾値を上回る適 当な駆動電圧をVE [V]と記す。)。

【0178】次に、図20に示すのは電子源の他の一例 であり、Sはたとえばガラスを材料とする絶縁性基板、 点線で囲んだESは前記基板Sの上に設けられた表面伝 導形電子放出素子、E ´ 1 ~E ´ 6 は前記表面伝導形電 子放出紫子を共通配線するための配線電極をあらわして いる。前記図19の例と同様、本実施例においても表面 伝導形電子放出素子はX方向に沿って列をなして形成さ れ、各素子列の表面伝導形電子放出素子は配線電極によ って電気的に並列に共通配線されている。さらに、たと えば素子列の第1列と第2列の片側の共通配線を配線電 極E'2が兼ねているように、本実施例においては隣接 する素子列の隣接する側の共通配線を1本の配線電極で 行っている。本実施例の電子源は、前記図19の列と比 較して同一形状の表面伝導形電子放出素子と配線電極を 用いた場合に、Y方向に配列する配列間隔を小さくでき るという利点がある。

【0179】本実施例の電子源は、配線電極間に適宜の 駆動電圧を印加することにより、各素子列を独立に駆動 することが可能である。すなわち、電子放出させたい電 40 子放出素子列はVE [V]を、電子放出させない素子列 にはたとえば0[V]の電圧を印加すればよい。たとえ ば、第3列だけを駆動したい場合には、E 1~E 3 の各配線電極には0 [V] の電位を、また E^{\prime} 4 \sim E^{\prime} 6の各配線電極にはVE[V]の電位を印加する。その 結果、第3列の案子列には、VE-0=VE [V]の電 圧が印加されるが、他の素子列に対しては、0-0=0[V] \mathbf{n} $\mathbf{n$ [V] の電圧が印加されることになるわけである。ま た、たとえば第2列と第5列を同時に駆動させる場合に

は、配線電極E′1とE′2とE′6には0[V]の電 位を、配線電板E ′3とE ′4とE ′5にはVE [V] の電位を印加すればよい。このように、本実施例におい ても任意の素子列を選択的に駆動することが可能であ

【0180】なお、上記図19と図20の電子源におい ては、図示の便宜上から、表面伝導形電子放出素子をX 方向には1列あたり12素子をならべたが、素子数はこ れに限るものではなく、より多数を配列してもよい。ま 10 た、Y方向には5列の素子列を並べたが、素子列の数は これに限るものではなく、より多数を配列してもよい。 【0181】次に、上記の電子源を用いた平板型CRT について例を挙げて説明する。

【0182】図21は前記図17の電子源を備えた平板 型CRTのパネル構造を示すための図であり、図中VC はガラス製の真空容器で、その一部であるFPは表示面 側のフェースプレートを示している。フェースプレート FPの内面には、たとえば ITOを材料とする透明電極 が形成され、さらに該透明電極上には赤、緑、青の蛍光 体がモザイクもしくはストライプ状に塗り分けられてい る。図面の複雑化を避けるため、図中では透明電極と蛍 光体を合わせてPHとして示している。なお、各色の蛍 光体の間にはCRTの分野では公知のブラックマトリク スもしくはブラックストライプを設けてもよく、また蛍 光体の上に同じく公知のメ**タルバック層を形成すること** も可能である。前記透明電極は、電子ビームの加速電圧 を印加できるように端子EVを通じて真空容器外と電気 的に接続されている。

【0183】また、Sは真空容器VCの底面に固定され 30 た電子源の基板で、前記図19で説明したように表面伝 導形電子放出素子が配列形成されている。なお、本実施 例においては1列あたり200素子が並列に配線された 素子列が200列設けられている。各素子列の2本の配 線電極は、両側のパネル側面に設けられた電極端子Dp 1~Dp200およびDm1~Dm200と交互に接続 しており、真空容器外から駆動電気信号が印加できるよ うになっている。

【0184】また、基板SとフェースプレートFPの中 間には、ストライプ状のグリッド電極GRが設けられて いる。グリッド電極GRは、前記素子列と直交して(す なわち、方向に沿って)200本が独立して設けられて おり、各グリッド電極には電子ビームを通過させるため の開口Ghが設けられている。開口Ghは各表面伝導形 電子放出素子に対応して1個ずつ円形のものが設けられる ているが、場合によってはメッシュ状に多数の通過口を もうけることもある。各グリッド電極は、電子端子G1 ~G200により真空容器外と電気的に接続されてい る。なお、グリッド電極は表面伝導形電子放出業子から 放出された電子ビームを変調することができるものであ 50 カばその形理や誤器所署(エルギ) す 同のする いっこう

でなくともよく、たとえば表面伝導形電子放出素子の周 囲や近傍に設けてもよい。

【0185】本表示パネルでは、表面伝導形電子放出素 子の素子列とグリッド電極で200×200のXYマト リクスを構成している。したがって、素子列を1列ずつ 順次駆動 (走査) していくのと同期してグリッド電極列 に画像1ライン分の変調信号を同時に印加することによ り、各電子ビームの蛍光体への照射を制御し、画像を1 ラインずつ表示していくものである。

を駆動するための電気回路をブロック図として示したも ので、図22中1000は前記図21の表示パネル、1 001は外部から入力する複合画像信号をデコードする ためのデコード回路、1002はシリ/パラ変換回路、 1003はラインメモリ、1004は変調信号発生回 路、1005はタイミング制御回路、1006は走査信 号発生回路である。表示パネル1000の電極端子は各 々電気回路と接続されており、端子EVは10 [k V] の加速電圧を発生する電圧源HVと、端子G1~G20 0は変調信号発生回路1004と、端子Dp1~Dp2 00は走査信号発生回路1006と、端子Dm1~Dm 200はグランドと接続されている。

【0187】以下、各部の機能を説明する。まず、デコ ード回路1001は外部から入力するたとえばNTSC テレビ信号などの複合画像信号をデコードするための回 路で、複合画像信号から輝度信号成分と同期信号成分を 分離して、前者をData信号としてシリ/パラ変換回 路1002に、後者をTsync信号としてタイミング 制御回路100万に出力する。すなわち、デコード回路 1001は、RGBの各色成分ごとの輝度を表示パネル 1000のカラー画素配列に合わせて配列しシリ/パラ 変換回路1002に順次出力する。また、垂直同期信号 と水平同期信号を抽出してタイミング制御回路1005 に出力する。タイミング制御回路1005は前記同期信 号Tsyncを基準にして、各部の動作タイミングを整 合させるための各種タイミング制御信号を発生する。つ まり、シリ/パラ変換回路1002に対してはTsp を、ラインメモリ1003に対してはTmryを変調信 号発生回路1004に対してはTmodを走査信号発生 回路1006に対してはTscanを出力する。

【0188】シリ/パラ変換回路1002は、デコード 回路1001から入力する輝度信号Dataをタイミシ グ制御回路1005より入力されるタイミング信号Ts pにもとづいて順次サンプリングし、200個の並列信 号 I 1 ~ I 200 としてラインメモリ1003に出 力する。タイミング制御回路1005は画像の1ライン 分のデータがシリ/パラ変換された時点でラインメモリ 1003に対して書き込みタイミング制御信号Tmry を出力する。ラインメモリ1003はTmryを受ける と「1 ~「200の内容を記倍して それを丁/1

~1′200として変調信号発生回路1004に出力す るが、これはラインメモリに次の書き込みタイミング制 御信号Tmryが入力されるまで保持される。

【0189】変調信号発生回路1004はラインメモリ 1003より入力される画像1ライン分の輝度データに もとづいて、表示パネル1000のグリッド電極に印加 する変調信号を発生させるための回路であり、タイミン グ制御回路1005の発生するタイミング制御信号Tm odに合わせて変調信号端子G1 ~G200に同時に 【0186】つぎに、図22は前記図21の表示パネル 10 印加する。変調信号は画像の輝度データに応じて電圧の 大きさを変える電圧変調方式を用いるが、輝度データに 応じて電圧パルスの長さを変えるパルス幅変調方式を用 いることも可能である。

> 【0190】また、走査信号発生回路1006は表示パ ネル1000の表面伝導形電子放出素子の素子列を適宜 駆動するための電圧パルスを発生するための回路であ る。タイミング制御回路1005の発生するタイミング 制御信号Tscanに合わせて適宜内部のスイッチング 回路を切り替え、定電圧源DVの発生する表面伝導形電 20 子放出素子の閾値を上回る適当な駆動電圧VELV」 か、またはグランドレベル(すなわち0[V])かを選 択して端子Dp1~Dp200に印加するものである。 【0191】以上の回路により、表示パネル1000に は図23のタイムチャートに示すタイミングで駆動信号 が印加される。図23中の(a)~(d)は、走査信号 発生回路1006から表示パネルの端子Dp1~Dp2 00に印加される信号の一部を示すが、図から分かるよ う振幅VE [V] の電圧パルスが画像の1ライン表示時 間ごとに順次Dp1、Dp2、Dp3…の順に印加され てゆく。一方、端子Dm1~Dm200は常にグランド レベル(0[V])と接続されているため、上記電圧パ ルスにより素子列は第1列目から順次駆動され電子ビー ムが出力されていく。

> 【0192】また、これと同期して変調信号発生回路1 004から同図(f)に点線で示すタイミングで画像の 1ライン分の変調信号が同時に端子G1~G200に印 加される。走査信号が切り替えられるのと同期して順次 変調信号も切り替えられ、、1 画面分の画像が表示され てゆく。これを連続して繰り返し行うことにより、テレ 40 ビジョン動画の表示が可能なわけである。

【0193】以上、図19の電子源を備えた平板型CR Tについて説明したが、次に前記図20の電子源を備え た平板型CRTについて図22を用いて説明する。

【0194】図24の平板型CRTは、基本的には前記 図21の平板型CRTの電子源部を、図20のタイプで 置き換えたものであり、電子放出素子列とグリッド電極 で200×200のXYマトリクスを構成している。た だし、200列の表面伝導形電子放出素子の配線がE1 ~E201の201本の配線電極でなされているため、

50 首空宏架にはEx1~Fx201の201木の電振機子

が設けられている。

【0195】図25に本表示パネル1008を駆動する 駆動回路を示すが、走査信号発生回路1007を除け ば、前記G4図の回路と基本的に同様である。走査信号 発生回路1007は、定電圧源DVの発生する表面伝導 形電子放出素子の電子放出関値を上回る適当な駆動電圧 VE [V] か、またはグランドレベル (〇 [V]) を適 宜選択して表示パネルの端子に出力するが、そのタイミ ングを図24のタイムチャートに示す。 表示パネルは (a) に示すタイミングで表示動作を行うが、そのため 10 に電極端子E×1~E×4には走査信号発生回路100 7より(b)~(e)に示すような駆動信号が印加され る。そのため、表面伝導形電子放出素子列には(f)~ (h) のような電圧が印加され、1 列ずつ順次駆動され る。これと同期して、変調信号発生回路1004からは (i) のようなタイミングで変調信号が出力され、順次 画像が表示されるものである。

【0196】本実施例の画像形成装置も、実施例2と同様な効果を奏するものであった。

[0197]

【発明の効果】以上説明した様に、本発明によれば、電子放出素子の活性化処理工程により、電子放出部の一部にグラファイト、あるいはアモルファスカーボン、あるいはそれらの混合物からなる炭素を主成分とする被膜を制御して被覆したため、従来、真空中で不明であった電子放出特性の制御が、可能となった。

【0198】より好ましくは、該活性化工程は該薄膜に 炭素を主成分とする被膜を被覆する工程、真空中で該電 子放出素子の一対の電極に電圧制御型負性抵抗特性領域 以上の電圧を印加する工程とすることで、該電子放出部 の一部より高電位側に炭素を主成分とする被膜で被覆す ることで電子放出素子の駆動初期より特性が安定で、か つ素子電流が小さく、効率の高い電子放出素子の作成が 可能となった。

【0199】さらには、人力信号に応じて電子を放出する電子源においては、安定で、かつ、歩どまりよく作成できるようになった。また、効率の向上により、消費電力が少なく周辺回路等の負担も軽減され安価な装置が提供できた。

【0200】また、画像形成装置においては、安定で制 40 御された電子放出特性と効率の向上がなされ、例えば蛍光体を画像形成部材とする画像形成装置においては、低電流で明るい高品位な画像形成装置、例えばカラーフラットテレビが実現された。

【図面の簡単な説明】

【図1】本発明に係る基本的な表面伝導型電子放出素子 の構成を示す図。

【図2】本発明に係る表面伝導型電子放出素子の基本的 な製造方法を説明するための図。 価に用いる測定評価装置の図。

【図4】本発明に係るフォーミング処理における電圧波 形の一例を示す図。

32

【図5】本発明に係る表面伝導型電子放出素子の素子電流及び放出電流の活性化処理時間に対する依存性を示す図。

【図6】本発明に係る表面伝導型電子放出素子の活性化 処理による形態変化を示す図。

【図7】本発明に係る表面伝導型電子放出素子の放出電流、素子電流、及び索子電圧の関係の典型例を示す図。

【図8】本発明に係る電子源基板の構成を示す図。

【図9】木発明に係る画像形成装置の基本構成を示す 図。

【図10】図10の画像形成装置に用いられる蛍光膜を示す図。

【図11】木発明の実施例1の表面伝導型電子放出素子 を示す図。

【図12】木発明に係る基本的な表面伝導型電子放出素 子の別の態様の構成を示す図。

20 【図13】本発明の実施例2の電子源の構成の一部を示す図

【図14】図13のA-A' 断面図。

【図15】本発明の実施例2の電子源の製造工程を説明 するための断面図。

【図16】木発明の実施例2の電子源の製造工程を説明 するための断面図。

【図17】本発明の実施例3の表示装置を説明するための図

【図18】従来の表面伝導型電子放出素子の構成を示す 図。

【図19】本発明の実施例4の**画像形成装置の電子源基** 板の概略構成図。

【図20】本発明の実施例4の**画像形成装置の電子源基** 板の概略構成図。

【図21】本発明の実施例4の画像形成装置におけるパネル構成図。

【図22】本発明の実施例4の画**像形成装置を駆動する** ための電気回路を説明するためのブロック図。

【図23】本発明の実施例4の画**像形成装置の駆動を説** 明するためのタイムチャート図。

【図24】本発明の実施例4の画像形成装置におけるパネル構成図。

【図25】本発明の実施例4の画像形成装置を駆動する ための電気回路を説明するためのブロック図。

【図26】本発明の実施例4の**画像形成装置の駆動を説** 明するためのタイムチャート図。

【符号の説明】

- 1 基板
- 2 電子放出部形成用薄膜
- 3 電子版出部

4 電子放出部を含む薄膜

33

5,6 素子電極

84.74 電子放出素子

82,83 配線

85 結線

91 リヤプレート

92 支持枠

93 透明基板

94 蛍光膜

(18)


95 メタルバッグ


96 フェースプレート


98 外囲器


141 層間絶縁層


142 コンタクトホール




















【図17】




【図21】







【図24】



【図25】



【図26】



フロントページの続き

(72)発明者 坂野 嘉和

東京都大田区下丸子3丁目30番2号キヤノン株式会社内